SYSTEM FOR MANAGING DEVICE ADDRESS

Publication number: JP1031249 (A)

Publication date:

1989-02-01

Inventor(s):

MORIYA IKUNORI; NAKAMURA MASAMI

Applicant(s):

FUJITSU LTD

Classification:

- international:


G06F13/14; G06F13/14; (IPC1-7): G06F13/14

~ European:

Application number: JP19870186921 19870727 Priority number(s): JP19870186921 19870727

Abstract of JP 1031249 (A)

PURPOSE:To eliminate the re-preparation of a device address table each time the construction of a device to be controlled is different by automatically prepare the device address table to register only the device address which is given to the device to be controlled to be really exist until the operation start of a system. CONSTITUTION:A device address table preparing means 400 successively designates an arbitrary device address DN before the operation start of the system and tries the transmission of data. When the data transmission is completed, the device address DN is registered to a device address table 300 and when the data transmission is not completed, the device address DN is not registered to the device address table 300. Accordingly, by the time of the operation start of the system, the device address table 300 is automatically prepared to register only the device address DN given to the device 200 to be controlled to be really exist. Thus, a labor to re-prepare the device address table 300 each time the construction of the controlled device is different goes to be reduced.



Data supplied from the esp@cenet database — Worldwide

⑩ 日本 国特許 庁 (JP) ⑪ 特許 出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-31249

@lnt_Cl_4

識別記号 广内整理番号

砂公開 昭和64年(1989)2月1日

G 06 F 13/14 8 3 3 0 B-7737-5B

審査請求 未請求 発明の数 1 (全7頁)

4 発明の名称 装置アドレス管理方式

②特 願 昭62-186921

②出 願 昭62(1987) 7月27日

森 谷 郁 紀 ⑫発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑦発 明 者 中村

砂代 理 人

正実

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

①出 願 人 富士通株式会社

弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

1. 発明の名称

装置アドレス管理方式

2. 特許請求の範囲

制御装置(1.0.0)と、該制御装置(1.0.0) 制御装置と複数の被制御装置とを具態するシス とから構成され、前記制御装置(100)が前記 各被制御装置(200)に付与されている固有の 関し、 装置アドレス(DN)を指定することにより、所 要の被制御装置 (200) とのみデータの授号を 可能とするシステムにおいて、

前記システムの運転開始に先立ち、前記制御装 還(100)が任意の装置アドレス (DN) を順 次指定してデータの送信を試み、データの送信が 完了した場合に該装置アドレス (DN) を装置す ドレス表(300)に登録し、データの送信が完 了しなかった場合には鼓装置アドレス (DN) を 前記装置アドレス表(300)に登録しない装置 アドレス表作成手段(400)を前記制御装置

明・・ 綴・・ 鬱・・・・ (100)に設けることを特徴とする装置アドレ ス管理方式。

3. 発明の詳細な説明

に復式に接続される複数の綾綱御装置(200) テムにおける、制御装置と各被制御装置との間の 通信を容易に可能とする装置アドレス管理方式に

> 制御装置がシステム内の構成を意識すること無 く、データの送受信を実行可能とする手段を実現 することを目的とし、

制御装置と、制御装置に複式に接続される複数 の被制御装置とから構成され、制御装置が各被制 御装置に付与されている固有の装置アドレスを指 定することにより、所要の被制御装置とのみデー 夕の授受を可能とするシステムにおいて、システ ムの運転開始に先立ち、制御装置が任意の装置ア ドレスを順次指定してデータの送信を試み、デー 夕の送信が完了した場合に装置アドレスを装置ア

ドレス表に登録し、データの送信が完了しなかっ た場合には装置アドレスを装置アドレス表に登録 しない装置アドレス要作成手段を制御装置に設け る様に構成する。

〔産業上の利用分野〕

本発明は制御装置と複数の被制御装置とを具備 するシステムにおいて、制御装置と各被制御装置 とに付与される装置アドレスの管理を簡易化する 装置アドレス管理方式に関する。

例えばマルチプロセッサ形式の電子交換システート ムの、各種プロセッサを試験する試験装置は、各 プロセッサを選択して試験データを授受する為に、 各プロセッサに付与された装置アドレスを指定す

かかる装置アドレスは、試験対象とする電子交 換システムが変わる度に異なる為、試験装置も対 象電子交換システムに応じて装置アドレスの付与 状態を認識し直す必要がある。

付与された装置アドレスDNとを照合し、両装置 アドレスDNが一致したプロセッサ5のみが試験 装置3との試験データ送受信を実行する。

若し試験装置(TST)3が、プロセッサ5に 付与されている以外の装置アドレスDNを接続線 4に送出しても、試験データの送受信が可能とな るプロセッサ5が存在しない為、試験データの送 受信は不成功に終わる。

かかる状態の発生を防止する為に、試験装置3 の準備に多大の労力を必要とする問題点があった。 は実在するプロセッサ5に付与されている装置ア 3 1 を具備し、データの送受信を実行する際に装 置アドレス表31を参照し、登録済みの装置アド レスDNを指定して試験データの送受信を実行し (問題点を解決するための手段) ていた。

従って、試験装置3がプロセッサ5の実装数が 異なる電子交換システムと試験データの送受信を 行う場合には、装置アドレス表31に装置アドレー スDNを登録し直す必要がある。

〔従来の技術〕

第4図は従来ある装置アドレス管理方式の一例 を示す図でありる。

- 第4図において、マルチプロセッサ形式の電子 交換システムに使用される一台の管理プロセッサ (MPR) 1と、m台の呼処理プロセッサ (CP R) 2とが、一台の試験装置 (TST) 3に接続 線4により複式に接続され、試験装置3との間で 試験データを送受信する。

各管理プロセッサーおよび呼処理プロセッサ? (以後プロセッサ5と総称する)には、それぞれ 装置アドレスDN(=1乃至n、但しn=m+ 1) が付与されており、試験装置3が任意のプロ セッサ5との間で試験データの授受を行う場合に は、試験装置3は先ず対象とするプロセッサ5の 装置アドレスDNを、接続線4を経由して各プロ セッサ5に伝達した後、所要の試験データの送受 信を試みる。

各プロセッサ5は、接続線4を経由して試験装 置3から伝達される装置アドレスDNと、各自が

(発明が解決しようとする問題点)

以上の説明から明らかな如く、従来ある装置ア ドレス管理方式においては、試験装置3が試験デ ータを送受信する電子交換システムの構成に適合 した装置アドレス表31を予め準備する必要があ り、試験データの送受信対象とする電子交換シス テムの構成が変更となる度に、装置アドレス 衰 3 1を構築し直す必要があり、装置アドレス表31

本発明は、制御装置がシステム内の構成を意識 ドレスDNが予め登録されている装置アドレス表。すること無く、データの送受信を実行可能とする 手段を実現することを目的とする。

第1図は本発明の原理を示す図である。

第1図において、100は制御装置、200は 制御装置100に復式に接続される複数の被制御 装置であり、システムを構成している。

300は、制御装置100内に設けられている 装置アドレス表である。

400は、本発明により制御装置100内に設けられた装置アドレス表作成手段である。

(作用)

各被制御装置200は、それぞれ固有の装置アドレスDNを付与されており、制御装置100は特定の装置アドレスDNを指定することにより、指定装置アドレスDNが付与された被制御装置200とのみデータの授受を可能となる。

装置アドレス変作成手段400は、システムの運転開始に先立ち、任意の装置アドレスDNを順次指定してデータの送信を試み、データ送信が完了した場合に、該装置アドレスDNを装置アドレス表300に登録し、データ送信が完了しなかった場合には該装置アドレスDNを装置アドレス表300に登録しない。

従って、システムの運転開始迄に、実在する被制御装置200に付与された装置アドレスDNのみを登録した装置アドレス表300が自動的に作成されることとなり、従来ある装置アドレス管理

手段400として、第3図に示される如き装置アドレス表作成過程を実行する装置アドレス表作成 ※32が設けられている。

また試験装置3a内には、タイムアウトの為の 時間Tを設定するタイムアウトレジスタ(TO R) 301、蓄積された時間Tを時間経過と共に 滅算してタイミングを計測するタイムアウトステ ータスレジスタ(TSR)302、接続線4を経 由して各プロセッサ5に伝達する試験データDT を蓄積するデータレジスタ (DTR) 303、エ ラーマスクレジスタ (EMR) 304、エラース テータスレジスタ (BSR) 305、インタラブ トステータスレジスタ(ISR)306、登録の 要否を確認する対象とする装置アドレスDNを設 定する装置アドレスレジスタ (DNR) 307。 試験装置3mが接続線4を経由して試験データの 送受信を実行する対象とするプロセッサ5に付与 。 される装置アドレスDNを、リスナ装置アドレス LDNとして蓄積するリスナ装置アドレスレジス タ (しDNR) 308、および試験装置3 a 自身

方式の如く、被制御装置の構成が異なる度に装置 アドレス表300を作成し直す労力が削減可能と なる。

(実施例)

以下、本発明の一実施例を図面により説明する。 第2回は本発明の一実施例による装置アドレス管理方式を示す図であり、第3図は第2図における 装置アドレス表作成過程を例示する図である。なお、全図を通じて同一符号は同一対象物を示す。

第2図においては、第1図における制御装置100として試験装置(TST)3aが設けられ、また第1図における被制御装置200として、電子交換システムを構成する管理プロセッサ(MPR)1およびm台の呼処理プロセッサ(CPR)2(削速の如くプロセッサ3と総称する)とが設けられている。

また試験装置3 a 内には、第1図における装置 アドレス表3 0 0 として装置アドレス表3 1 が設 けられ、また第1図における装置アドレス表作成

に付与されている装置アドレス D N (F 0] とする) をトーカ装置アドレス T D N として蓄積するトーカ装置アドレス レジスタ (T D N R) 3 0 9 が設けられている。

第2図および第3図において、試験装置3aが 有る電子交換システムを構成する管理プロセッサ (MPR) 1および呼処理プロセッサ (CPR) 2に接続線4を介して接続された後、装置アドレス変作成部32が起動される。

起動された装置アドレス変作成部32は、装置アドレスレジスタ307に蓄積される装置アドレス DNを初期値「1」に設定した後(第3図ステップS1)、接続線4内の制御線41にAT信号を送出する(ステップS2)。

AT信号は、制御線 41を経由して各プロセッサ 5に伝達される。

AT信号を受信した各プロセッサ 5 は、以後試験装置 3 a から接続線 4 内のデータ線 4 2 を経由 して伝達されるデータを、リスナ装置アドレス L DNおよびトーカ装置アドレスTDNと見做すア

ドレスモードへ移行する (ステップ S 2 1)。 次に装置アドレス表作成部32は、リステ装置 アドレスレジスタ308およびトーカ装置アドレ スレジスタ309にそれぞれ蓄積されるリスナ装 置アドレスしDNおよびトーカ装置でドレスTD Nを初期設定する(ステップS3およびS4)。 次に装置アドレス表作成部32は、書込み専用 時間Tを設定する(ステップS5)。

次に装置アドレス変作成部32は、エラーマス クレジスタ304内のタイムアウトピットTO: るリスナ装置アドレスLDNおよびトーカ装置ア を論理 * 0 * に設定し、プロセッサ 5 の試験デー ドレスTDNを受信する(ステップS22および タDT受信未完了によるタイムアウトによる割込 みを可能とする (ステップ S 6)。

次に装置アドレス表作成部32は、装置アドレ スレジスタ307に蓄積されている装置アドレス DN(現在は「1」)をリスナ装置ア※シスLD※※ Nとしてリスナ装置アドレスレジスタ 3 0 8 に蓄 段する(ステップS7)。

アドレスレジスタ308に蓄積されているリスナ 装置アドレス L D N (= 「1」) を接続線 4 内の データ線42に送出し(ステップS8)、続いて トーカ装置アドレスレジスタ309に固定的に蓄 積されいるトーカ装置アドレスTDN(※「0 」)をデータ線42に送出する(ステップS9)。 リスナ装置アドレスLDNおよびトーカ装置ア のタイムアウトレジスタ 3 0 1 に予め定められる ドレスTDNは、データ線 4 2 を経由して各プロ セッサ5に伝達される。

> 各プロセッサ5は、データ線42から伝達され S 2 3).

一方トーカ装置アドレスTDNを送出し終えた 装置アドレス表作成部32は、制御線41に送出 中のAT信号を送出停止した後 (ステップS1 0)、任意の試験データDTをデータ線42に送 出する(ステップS11)。

各プロセッサ5は、制御線41を経由して受信 次に装置アドレス表作成部32は、リスナ装置 していたAT信号が停止すると、以後データ線4

2 を経由して試験装置3aから伝達されるデータ タイムアウトステータスレジスタ302は計時 を、試験データDTとして受信するデークモード を開始し、プロセッサ5から試験データDTの受 へ移行する(ステップS24)。

次に各プロセッサ5は、ステップ522におい て受信したリスナ装置アドレスLDN (×「!) Nとを照合する(ステップ S 2 5)。

装置アドレスLDNと自己の装置アドレスDN (=「1」)とが一致する為、データ線42を経 由して伝達される試験データDTを管理プロセッ サ1宛と見做して受信した後(ステップS26)、 制御線43を経由して試験装置3aに通知する。

一方各呼処理プロセッサ 2 は、リスナ装置アド レスLDNと自己の装置アドレスDNとが一致し ない為、データ線42を経由して伝達される試験 データDTは受信しない。

一方試験データDTを送出した装置アドレス表 作成部32は、タイムアウトステータスレジスタ 302に計時を開始させる。

信完了が制御線43を経由して通知されると(ス テップS12)計時をを停止する。

装置アドレス表作成部 3 2 は、タイムアウトス と、自己に付与されている固有の装置アドレスD データスレジスタ302の計時を監視し、計時の 停止を検出すると、エラーステータスレジスタ3 照合の結果、管理プロセッサ1のみは、リスナ 05を参照し、タイムアウトビットで02が論理 * 1 * に設定されていないことから(ステップ S 15)、試験データDTが確実に受信され、従っ てリスナ装置アドレスしDNに等しい装置アドレ スDNを有するプロセッサ5が実在すると判定し、 装置アドレスレジスタ307に設定されている装 置アドレスDN (=「1」) を装置アドレス表 3 1に登録する (ステップ S 1 6)。

> 次に装置アドレス表作成部32は、エラーマス クレジスタ304内のタイムアウトピットTO2 を論理"1"に設定し、タイムアウトによる割込 みを禁止する (ステップ S 17)。

次に装置アドレス表作成部32は、装置アドレ

スレジスタ307に蓄積されいる装置アドレスD Nに「1」を加算して「2」とした後(ステップ S18)、再びステップS2以降を繰返す。

今回は、試験装置3aからリスナ装置アドレス LDNとして「2」が送出される為(ステップS 8)、試験装置3aから送出される試験データD Tは呼処理プロセッサ2~1により受信され、受 億完了通知を受けた試験装置3aは、装置アドレス表31内に装置アドレスDN=「2」を登録す る(ステップS16)。

以下同様にして、試験装置3aが呼処理プロセッサ (CPR) 2-mが付与されている装置アドレスDN=nを装置アドレス表31に登録した後、更に装置アドレスDN (=n) に「1」を加算して「n+1」とした後 (ステップS18)、ステップS2以降を繰返す。

今回は、試験装置3aから送出されるリスナ装置アドレスLDN(=「n+1」)に一致する装置アドレスDNを付与されるプロセッサ5は、接続線4に接続されていない為、試験装置3aから

アドレス表31の作成過程を終了する。

以後試験装置3aは、運転を開始すると、プロセッサ5の何れかに試験データDTを送受信する際に装置アドレス表31を参照し、装置アドレスDNが登録されていることを確認した後に、所要の試験データDTを送受信する。

以上の説明から明らかな如く、本実施例によれば、試験装置3 a は運転の開始に際し、各プロセッサ5 に対してリスナ装置アドレスLDNを初期値(=「1」)から順次変更し乍ら試験データDTの送信を試み、送信完了した場合には、リスナ装置アドレスLDNとして使用した装置アドレスDNを登録することにより、自動的に装置アドレス表31を作成する。

従って、プロセッサ5の個数が異なる電子交換 システムを対象とする場合にも、一々装置アドレ ス表31を作成する労力は全く不要となる。

なお、第2図および第3図はあく迄本発明の一 実施例に過ぎず、例えば本発明の対象となる制御 装置100と、被制御装置200とは、図示され 送出された試験データDTは何れのプロセッサ5によっても受信されず、タイムアウトステータスレジスタ302が試験データDTの受信完了が通知されぬ状態で所定時間下が経過すると計時を停止し、エラーステータスレジスタ305のタイムアウトピットTO2を論理*1°に設定する(ステップS14)。

る試験装置3 a と、管理プロセッサ1 および呼処理プロセッサ2 に限定されぬことは言う迄も無い。

(発明の効果)

以上、本発明によれば、前記システムにおいて、システムの運転開始迄に、実在する被制御装置に付与された装置アドレスのみを登録した装置アドレス表が自動的に作成されることとなり、従来ある装置アドレス管理方式の如く、被制御装置の構成が異なる度に装置アドレス表を作成し直す労力が不要となる。

4. 図面の簡単な説明


第1図は本発明の原理を示す図、第2図は本発明の一実施例による装置アドレス管理方式を示す図、第3図は第2図における装置アドレス表作成過程を例示する図、第4図は従来ある装置アドレス管理方式の一例を示す図である。

図において、1 は管理プロセッサ (MPR)、 2 は呼処理プロセッサ (CPR)、3および3a


特開昭64-31249(6)

は試験装置(TST)、4 は接続線、3 1 および
3 0 0 は装置アドレス表、 3 2 は装置アドレス表
作成部、4 1 および 4 3 は制御線、 4 2 はデータ
線、1 0 0 は制御装置、 2 0 0 は被制御装置、 3
0 1 はタイムアウトレジスタ(TOR)、 3 0 2
はタイムアウトステータスレジスタ(TSR)、
3 0 3 はデータレジスタ(DTR)、 3 0 4 はエ
ラーマスクレジスタ(ESR)、 3 0 6 はインタ
ラプトステータスレジスタ(ISR)、 3 0 7 は
装置アドレスレジスタ(DNR)、 3 0 8 はリス
ナ装置アドレスレジスタ(LDNR)、 3 0 9 は
トーカ装置アドレスレジスタ(LDNR)、 4 0
0 は装置アドレス東作成手段、を示す。


。 《代理人》 弁理士、井、桁、貞、一(〇)



本発明の原理図 第 1 図



本発明に13装置7FL2管理方式 第 2 図



ingraph a da na a daise a na 🕸 a 14 a 1 🔞 a da

-298-

